Языки VHDL и VERILOG в проектировании цифровой аппаратуры
Электронная книга
- Автор: А. К. Поляков
- Издатель: "СОЛОН-Пресс"
- Год: 2010
- ISBN: 5-98003-016-6
- Цена: 119 Руб.
Знание - великая сила, и книга - лучший источник познаний. И не только их... И это отменный образец такой работы, что дает новые сведения из разных областей, помогает расширять кругозор, да еще и по жизни оказывается полезной - "Языки VHDL и VERILOG в проектировании цифровой аппаратуры"
Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language – HDL) – Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры. С единых позиций изложены основные концепции этих языков. Даны рекомендации по стилю кодирования, синтезабельности и верификации HDL-описаний проектируемых систем. Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов. В приложение вынесены справочные данные по языкам VHDL и VERILOG. Автор предполагает, что читатель знаком с основами программирования и основами проектирования цифровых устройств.
Надеемся, что "Языки VHDL и VERILOG в проектировании цифровой аппаратуры" окажется полезной и интересной.